IBM與三星以VTFET設計實現1nm以下製程技術，但Intel已經著手布局更小製程領域

【此文章來自：Mashdigi】

在加州舊金山舉辦的IEDM 2021國際電子元件會議中，IBM與三星共同發表名為垂直傳輸場效電晶體 (VTFET)的晶片設計技術，強調將電晶體以垂直方式堆疊，並且讓電流也改以垂直方式流通，藉此讓電晶體數量密度再次提高之外，更大幅強化電力使用效率，並且突破現行在1nm製程設計面臨瓶頸。





相較傳統將電晶體以水平方式堆疊形式設計，垂直傳輸場效電晶體將能增加電晶體數量堆疊密度，並且讓運算速度提昇兩倍，同時透過讓電流以垂直方式流通，同時也讓電力損耗降低85%。

依照說明，若是應用在手機晶片設計，約可讓手機僅需充電一次，即可對應長達一週左右電力使用時間，而若是應用在加密貨幣挖礦的話，更可大幅縮小電力損耗，藉此降低加密貨幣等應用背後對環境產生影響。

目前IBM與三星尚未透露預計何時將垂直傳輸場效電晶體設計應用在實際產品，但預期很快就會有進一步消息。

不過，台積電已經在今年5月宣布與台灣大學、麻省理工學院共同研究，透過鉍金屬特性突破1nm製程生產極限，讓製程技術下探至1nm以下。而Intel日前也已經公布其未來製程技術發展布局，除了現有奈米 (nm)等級製程設計，接下來也會開始布局埃米 (Å)等級製程技術，預計最快會在2024年進入20A製程技術。

在此之前，Intel會從現行用在代號Alder Lake、第12代Core系列處理器的Intel 7製程進展至Intel 4製程技術，接續還會持續擴展到Intel 3製程，之後才會進入20A製程技術，並且在2025年發展18A製程。